Docket No. 201540US2

IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

IN RE APPLICATION OF: Tomohiro YAMASHITA, et al.

GAU:

EXAMINER:

FILED:

Herewith

SERIAL NO: New Application

FOR:

SEMICONDUCTOR DEVICE

REQUEST FOR PRIORITY

ASSISTANT COMMISSIONER FOR PATENTS WASHINGTON, D.C. 20231

SIR:

- □ Full benefit of the filing date of U.S. Application Serial Number, filed, is claimed pursuant to the provisions of 35 U.S.C. §120.
- □ Full benefit of the filing date of U.S. Provisional Application Serial Number, filed, is claimed pursuant to the provisions of 35 U.S.C. §119(e).
- Applicants claim any right to priority from any earlier filed applications to which they may be entitled pursuant to the provisions of 35 U.S.C. §119, as noted below.

In the matter of the above-identified application for patent, notice is hereby given that the applicants claim as priority:

\sim	W 71	B 10	
CO	•		

APPLICATION NUMBER

MONTH/DAY/YEAR

Japan

2000-217106

July 18, 2000

Certified copies of the corresponding Convention Application(s)

- are submitted herewith
- will be submitted prior to payment of the Final Fee
- were filed in prior application Serial No. filed
- were submitted to the International Bureau in PCT Application Number.

 Receipt of the certified copies by the International Bureau in a timely manner under PCT Rule 17.1(a) has been acknowledged as evidenced by the attached PCT/IB/304.
- ☐ (A) Application Serial No.(s) were filed in prior application Serial No. filed ; and
 - (B) Application Serial No.(s)
 - are submitted herewith
 - will be submitted prior to payment of the Final Fee

Respectfully Submitted,

OBLON, SPIVAK, McCLELLAND, MAIER & NEUSTADT, P.C.

Maria I Saisala

Registration No.

24 913

C. Irvin McClelland Registration Number 21,124

22850

Tel. (703) 413-3000 Fax. (703) 413-2220 (OSMMN 10/98) PRIORITY PAPER 5-22-01 Retoku

日本国特許庁

PATENT OFFICE JAPANESE GOVERNMENT



別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出願年月日

Date of Application:

2000年 7月18日

出願番号

Application Number:

特願2000-217106

三菱電機株式会社

2000年 8月11日

特許庁長官 Commissioner, Patent Office





特2000-217106

【書類名】 特許願

【整理番号】 524298JP01

【提出日】 平成12年 7月18日

【あて先】 特許庁長官殿

【国際特許分類】 H01L 27/02

H01L 27/04

【発明者】

【住所又は居所】 東京都千代田区丸の内二丁目2番3号 三菱電機株式会

社内

【氏名】 山下 朋弘

【発明者】

【住所又は居所】 東京都千代田区丸の内二丁目2番3号 三菱電機株式会

社内

【氏名】 奥村 喜紀

【発明者】

【住所又は居所】 東京都千代田区丸の内二丁目2番3号 三菱電機株式会

社内

【氏名】 堀田 勝之

【特許出願人】

【識別番号】 000006013

【氏名又は名称】 三菱電機株式会社

【代理人】

【識別番号】 100089233

【弁理士】

【氏名又は名称】 吉田 茂明

【選任した代理人】

【識別番号】 100088672

【弁理士】

【氏名又は名称】 吉竹 英俊

特2000-217106

【選任した代理人】

【識別番号】 1

100088845

【弁理士】

【氏名又は名称】 有田 貴弘

【手数料の表示】

【予納台帳番号】 0

012852

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【プルーフの要否】 要

【書類名】 明細書

【発明の名称】 半導体装置

【特許請求の範囲】

【請求項1】 半導体基板と、

前記半導体基板の表面内に選択的に形成された所定の導電型の第1ウエル及び 前記所定の導電型と同じ導電型の第2ウエルと、

前記半導体基板の前記表面内に前記表面を低抵抗化して形成され、一方端が前 記第1ウエル上に設けられると共に他方端が前記第2ウエル上に設けられて前記 第1ウエルと前記第2ウエルとの間に渡って形成された第1導電層と、

前記第1ウエルと電気的に接続された第1コンタクトと を備えることを特徴とする、

半導体装置。

【請求項2】 請求項1に記載の半導体装置であって、

前記第1コンタクトは前記第1導電層に接していることを特徴とする、 半導体装置。

【請求項3】 請求項2に記載の半導体装置であって、

前記第1導電層に接する第2コンタクトを更に備えることを特徴とする、 半導体装置。

【請求項4】 請求項3に記載の半導体装置であって、

前記第1コンタクトは前記第1導電層を介して前記第1ウエルと対面して配置 されている一方で、前記第2コンタクトは前記第1導電層を介して前記第2ウエ ルと対面して配置されていることを特徴とする、

半導体装置。

【請求項5】 請求項1に記載の半導体装置であって、

前記半導体基板の前記表面内に前記表面を低抵抗化して形成され、前記第2ウ エルに接することなく前記第1ウエル上に設けられた第2導電層を更に備え、

前記第1コンタクトは前記第2導電層に接していることを特徴とする、

半導体装置。

【請求項6】 請求項1乃至5のいずれかに記載の半導体装置であって、

前記第1導電層は、前記所定の導電型と同じ導電型の不純物導入層と、前記半 導体基板の材料と金属との化合物層との少なくとも一方を含んで成ることを特徴 とする、

半導体装置。

【請求項7】 請求項6に記載の半導体装置であって、

前記第1導電層は前記第1ウエル及び前記第2ウエルよりも低抵抗であること を特徴とする、

半導体装置。

【請求項8】 請求項5に記載の半導体装置であって、

前記第2導電層は、前記所定の導電型と同じ導電型の不純物導入層と、前記半 導体基板の材料と金属との化合物層との少なくとも一方を含んで成ることを特徴 とする、

半導体装置。

【請求項9】 請求項8に記載の半導体装置であって、

前記第2導電層は前記第1ウエルよりも低抵抗であることを特徴とする、 半導体装置。

【請求項10】 請求項1乃至9のいずれかに記載の半導体装置であって、 前記第1ウエルと前記第2ウエルとは異なる不純物プロファイルを有すること を特徴とする、

半導体装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は半導体装置に関し、特に半導体装置内のウエルの電位を固定するための要素のレイアウト面積を縮小する技術に関する。

[0002]

【従来の技術】

半導体集積回路において、個々の素子の電気的特性の最適化及び各素子間の分離幅の縮小は、集積回路を高性能化・微細化する上で重要である。一般的に、M

OSFETは半導体基板の表面内に不純物ドーピングを行って形成されたウエル上に形成される。例えば、N型のMOSFET(以下「NMOSFET」とも呼ぶ)はP型のウエル(以下「Pウエル」とも呼ぶ)上に形成される。

[0003]

このとき、Pウエルの表面付近ないしは素子分離絶縁膜(以下「素子分離膜」とも呼ぶ)よりも浅い領域の不純物プロファイルのみを調節することにより、同一の半導体基板上にトランジスタ特性の異なる複数種類のNMOSFETを形成することができる。或いは、素子の電気特性を最適化するために、もっと深い領域の不純物プロファイルを調節することにより、同一の基板上の各NMOSFETの特性を違えることができる。即ち、不純物プロファイルの異なる複数種類のPウエルを形成し、各Pウエル上にそれぞれ特性・用途の異なるNMOSFETを形成する。

[0004]

ここで、図22に従来の半導体装置1Pの断面図を示し、図23に半導体装置1Pの要部を説明するための模式的な平面図ないしはレイアウト図を示す。半導体装置1Pでは、半導体基板(以下「基板」とも呼ぶ)50Pの表面50SP内に不純物プロファイルが異なるPウエル11P, 12Pが形成されている。特に従来の半導体装置1Pでは、両ウエル11P, 12Pの境界に素子分離膜51BPが形成されている。

[0005]

そして、Pウエル11P上にNMOSFET91Pが形成されており、更にPウエル11P内にPウエル11Pの電位を固定するためのP型の半導体層(以下「P型層」とも呼ぶ)21Pが形成されている。同様に、Pウエル12P上に上記NMOSFET91Pとは特性が異なるNMOSFET92Pが形成されており、更にPウエル12P内にPウエル12Pの電位を固定するためのP型層22Pが形成されている。図22ではP型層21P,22Pが両Pウエル11P,12Pの境界付近に形成された場合を図示しているが、各P型層21P,22Pは各Pウエル11P,12P内の他の場所に形成される場合もある。なお、NMOSFET91P,92P及びP型層21P,22Pは素子分離膜51P,51B

Pによって互いに分離されている。

[0006]

各P型層21P,22Pは、層間絶縁膜70Pに形成された各コンタクトホール70H1P,70H2P内の各コンタクト31P,32Pを介して共に配線40Pに接続されている。配線40Pを所定の電位に接続することによって、コンタクト31P,32P及びP型層21P,22Pを介して、両Pウエル11,12を所定の電位に固定する。

[0007]

なお、表面50SP内に各NMOSFET91P,92Pのソース/ドレイン 領域61Pが形成されており、又、表面50SP上にゲート絶縁膜63P(図26参照)及びゲート電極62Pが順次に形成されている。ソース/ドレイン領域61Pは、層間絶縁膜70Pに形成されたコンタクトホール70HP内のコンタクト65Pを介して配線66Pに接続されている。

[0008]

次に、図24~図29に半導体装置1Pの製造方法を説明するための断面図を示し、これらを参照しつつ半導体装置1Pの製造方法を説明する。

[0009]

まず、基板50Pの表面50SP内に素子分離膜51P,51BPを形成して、NMOSFET91P,92P及びP型層21P,22Pを形成する各領域を 区画する。

[0010]

次に、表面 50 S P上に P ウェル 12 P の形成領域を開口させてレジスト 81 P を配置し、当該レジスト 81 P をマスクとして表面 50 S P 内に P 型の不純物をイオン注入する(図 24 参照)。具体的には、例えばボロンを 300 k e V \sim 1.5 M e V $1\times10^{12}\sim1\times10^{14}/c$ m 2 の条件で注入してレトログレードウェルを形成し、更に例えば 80 k e V \sim 160 k e V $1\times10^{12}\sim5\times10^{12}/c$ m 2 の注入条件で以てチャネルカット層を形成し、又、例えば 15 k e V \sim 70 k e V $3\times10^{12}\sim5\times10^{13}/c$ m 2 の注入条件で以て閾値制御層を形成する。これにより、上述のレトログレードウェル,チャネルカット層及び

閾値制御層から成るPウエル12Pを形成する。

[0011]

続いて、表面 50 S P上に P ウエル 11 P の形成領域を開口させてレジスト 82 P を配置し、当該レジスト 82 P をマスクとして表面 50 S P 内に P 型の不純物をイオン注入する(図 25 参照)。具体的には、例えばボロンを 200 k e V~500 k e V, 5×10^{12} ~ 1×10^{14} / c m 2 の条件で注入してレトログレードウエルを形成し、更に例えば 80 k e V~160 k e V, 3×10^{12} ~ 2×10^{13} / c m 2 の注入条件で以てチャネルカット層を形成し、又、例えば 15 k e V~70 k e V, 5×10^{12} ~ 1×10^{14} / c m 2 の注入条件で以て閾値制御層を形成する。これにより、上述のレトログレードウエル,チャネルカット層及び閾値制御層から成る P ウエル 11 P を形成する。

[0012]

なお、この後、図示しないPMOSFETを形成する領域にN型のウエルを形成する。

[0013]

その後、ゲート絶縁膜63P及びゲート電極62P用の各膜を形成し、これらを所定の形状にパターニングすることによりゲート絶縁膜63P及びゲート電極62Pを形成する(図26参照)。そして、NMOSFETのソース/ドレイン領域にN型のエクステンション層69Pを形成し、又、PMOSFETのソース/ドレイン領域にP型のエクステンション層を形成する(図27参照)。このとき、P型層21P,22Pの形成領域にP型のエクステンション層29Pを形成するが、当該エクステンション層29Pの形成は省略される場合もある。その後、表面50SPの全面を覆って絶縁膜を形成し、これを異方性エッチングするによってサイド・ウォール・スペーサ(以下「スペーサ」とも呼ぶ)64Pを形成する(図27参照)。

[0014]

次に、表面50SP上に、NMOSFET91P,92Pの形成領域及び図示しないNウエルの電位を固定するためのN型層の形成領域を開口させてレジスト83Pを配置し、当該レジスト83Pをマスクとして表面50SP内にN型の不

純物をイオン注入する(図 2 8 参照)。例えば $5 \text{ keV} \sim 1 \text{ O O keV}$, $1 \times 1 \text{ O } ^{15} \sim 6 \times 1 \text{ O } ^{15} / \text{ c m}^2$ の条件で砒素を注入する。これにより、NMOSFE T 9 1 P, 9 2 P O $6 \times 1 \text{ O }$ $7 \times 1 \text{ P }$ $8 \times 1 \text{ O }$ $9 \times 1 \text{ O }$ $8 \times 1 \text{ O }$ $9 \times 1 \text{ O }$ $9 \times 1 \text{ O }$ $8 \times 1 \text{ O }$ $9 \times 1 \text{ O }$ $8 \times 1 \text{ O }$ $9 \times 1 \text{$

[0015]

続いて、表面 50 S P 上に、 P 型層 21 P, 22 P 及び P M O S F E T の形成 領域を開口させてレジスト 84 P を配置し、 当該レジスト 84 P をマスクとして表面 50 S P 内に P 型の不純物をイオン注入する(図 29 参照)。例えば 1 k e V ~ 20 k e V, $1 \times 10^{15} \sim 6 \times 10^{15} / cm^2$ の条件でボロンを注入する。 これにより、 P 型層 21 P, 22 P 及び P M O S F E T のソース / ドレイン領域を形成する。

[0016]

次に、ゲート電極62P等を覆って表面50S上の全面に層間絶縁膜70Pを 形成し、それぞれ所定の位置にコンタクトホール70HP,70H1P,70H 2Pを形成する。層間絶縁膜70Pの全面を覆って金属やポリシリコン等の導電 材料を堆積することにより、コンタクト31P,32P,65P及び配線40P,66Pを形成する。以上の工程により、図22に示す半導体装置1Pが完成する。なお、必要に応じて複数の配線層を形成してLSIが製造される。

[0017]

【発明が解決しようとする課題】

さて、各ウエル11P,12Pを形成するための写真製版工程(図24及び図25参照)においてマスク等にアライメントずれが生じると、両Pウエル11P,12Pが離れて形成される場合がある(図30の断面図を参照)。しかしながら、かかる場合であっても、半導体装置1Pでは各Pウエル11P,12P毎にP型層21P又は22Pとコンタクト31P又は32Pとが設けられているので、両Pウエル11P,12Pを所定の電位に固定可能である。

[0018]

また、図31の断面図及び図32の平面図に示すように両Pウエル11P, 1 2PがボトムNウエル13P及びNウエル14Pで囲まれた構造においても、両 Pウエル11P, 12Pが離れて形成されうる。このとき、両Pウエル11P, 12Pが電気的に接続されないと、Pウエル11P, 12Pの電位が浮いた状態になりやすい。このため、上述のボトムNウエル13P及びNウエル14Pを有する半導体装置においても、各Pウエル11P, 12P毎にP型層21P又は22Pろコンタクト31P又は32Pとが設けられる。

[0019]

ところで、従来の半導体装置1P等では、各MOSFETの形成領域が素子分離膜51Pで区画されていると共にPウエル11P, 12Pの境界にも素子分離膜51BPが形成されているので、各ウエルの電位を固定するための拡散層,コンタクト及び配線を各ウエル毎に設けなければならない。このため、半導体装置全体において上記拡散層等の形成領域の割合が高くなってしまう。特に、各ウエル11P, 12のP型層21P, 22Pが近接して配置されていない場合には、配線40Pのレイアウト面積が上記割合を増大させる。

[0020]

本発明はかかる点に鑑みてなされたものであり、ウエルの電位を安定的に固定 しうると共に上記電位を固定するための要素のレイアウト面積が縮小された半導 体装置を提供することを主たる目的とする。

[0021]

【課題を解決するための手段】

(1)請求項1に記載の発明に係る半導体装置は、半導体基板と、前記半導体基板の表面内に選択的に形成された所定の導電型の第1ウエル及び前記所定の導電型と同じ導電型の第2ウエルと、前記半導体基板の前記表面内に前記表面を低抵抗化して形成され、一方端が前記第1ウエル上に設けられると共に他方端が前記第2ウエル上に設けられて前記第1ウエルと前記第2ウエルとの間に渡って形成された第1導電層と、前記第1ウエルと電気的に接続された第1コンタクトとを備えることを特徴とする。

[0022]

(2) 請求項2に記載の発明に係る半導体装置は、請求項1に記載の半導体装置であって、前記第1コンタクトは前記第1導電層に接していることを特徴とする。

[0023]

(3) 請求項3に記載の発明に係る半導体装置は、請求項2に記載の半導体装置であって、前記第1導電層に接する第2コンタクトを更に備えることを特徴とする。

[0024]

(4)請求項4に記載の発明に係る半導体装置は、請求項3に記載の半導体装置であって、前記第1コンタクトは前記第1導電層を介して前記第1ウエルと対面して配置されている一方で、前記第2コンタクトは前記第1導電層を介して前記第2ウエルと対面して配置されていることを特徴とする。

[0025]

(5)請求項5に記載の発明に係る半導体装置は、請求項1に記載の半導体装置であって、前記半導体基板の前記表面内に前記表面を低抵抗化して形成され、前記第2ウエルに接することなく前記第1ウエル上に設けられた第2導電層を更に備え、前記第1コンタクトは前記第2導電層に接していることを特徴とする。

[0026]

(6)請求項6に記載の発明に係る半導体装置は、請求項1乃至5のいずれか に記載の半導体装置であって、前記第1導電層は、前記所定の導電型と同じ導電 型の不純物導入層と、前記半導体基板の材料と金属との化合物層との少なくとも 一方を含んで成ることを特徴とする。

[0027]

(7) 請求項7に記載の発明に係る半導体装置は、請求項6に記載の半導体装置であって、前記第1導電層は前記第1ウエル及び前記第2ウエルよりも低抵抗であることを特徴とする。

[0028]

(8)請求項8に記載の発明に係る半導体装置は、請求項5に記載の半導体装置であって、前記第2導電層は、前記所定の導電型と同じ導電型の不純物導入層と、前記半導体基板の材料と金属との化合物層との少なくとも一方を含んで成ることを特徴とする。

[0029]

(9)請求項9に記載の発明に係る半導体装置は、請求項8に記載の半導体装置であって、前記第2導電層は前記第1ウエルよりも低抵抗であることを特徴とする。

[0030]

(10)請求項10に記載の発明に係る半導体装置は、請求項1乃至9のいずれかに記載の半導体装置であって、前記第1ウエルと前記第2ウエルとは異なる不純物プロファイルを有することを特徴とする。

[0031]

【発明の実施の形態】

<実施の形態1>

図1に実施の形態1に係る半導体装置1の断面図を示し、又、図2に半導体装置1の要部を説明するための模式的な平面図ないしはレイアウト図を示す。半導体装置1は半導体基板(以下「基板」とも呼ぶ)50を基材とし、当該半導体基板50の表面(ないしは主面)50S内及び表面50S上に後述の構造が形成されて成る。なお、以下の説明では「基板50の表面50S」とは種々の処理が施される前の状態(後述の図3参照)の当初の表面及びかかる当初の表面に相当する表面を含むものとする。ここでは、半導体基板50がN型のシリコンから成り、後述の各半導体層がシリコンの場合を説明するが、半導体材料はこれに限られない。

[0032]

図1に示すように、半導体装置1の領域AR1内にN型のMOSFET(以下「NMOSFET」とも呼ぶ)91が形成されており、領域AR1に隣接した領域AR2内にNMOSFET91とは異なる特性を有するNMOSFET92が形成されている。なお、図1では両領域AR1,AR2が接している場合を図示している。ここで、両領域AR1,AR2及び後述の領域AR3等はそれぞれ基板50の表面50Sの所定の領域を含むと共に当該所定の領域を表面50Sに対して垂直に伸延した3次元的な領域をも含むものとする。

[0033]

まず、領域AR1内の構造を説明する。領域AR1において、基板50の表面

50S内に所定の深さのP型のウエル(第1ウエル)(以下「Pウエル」とも呼ぶ)11が形成されている。ここでは、説明の簡単のため、Pウエル11は領域AR1内の表面50S全域に渡って形成されているものとする。なお、Pウエル11はレトログレードウエル,チャネルカット層及び閾値制御層を含んで成るが、図面の煩雑化を避けるため図1等中ではこれらの詳細な図示化は省略している

[0034]

更に、表面50S内には例えばシリコン酸化膜から成る素子分離絶縁膜(以下「素子分離膜」とも呼ぶ)51が形成されており、素子分離膜51によりNMOSFET91が形成される素子形成領域が区画されている。

[0035]

かかる素子形成領域内において、N型の半導体層から成るNMOSFET91のソース/ドレイン領域61が表面50S内にPウエル11よりも浅く形成されている。更に、表面50S上に例えばシリコン酸化膜から成る、NMOSFET91のゲート絶縁膜63(後述の図7参照)が形成されている。ゲート絶縁膜63は両ソース/ドレイン領域61の隙間にあたる領域に形成されている。ゲート絶縁膜63上に例えばポリシリコンから成る、NMOSFET91のゲート電極62が形成されている。また、表面50S上にゲート電極62の側壁面を覆ってサイド・ウォール・スペーサ(以下「スペーサ」とも呼ぶ)64(後述の図7参照)が形成されている。

[0036]

そして、表面50S上にゲート電極62等を覆って例えばシリコン酸化膜から成る層間絶縁膜70が形成されている。上述のゲート絶縁膜63及びスペーサ64は層間絶縁膜70と一体化している。なお、層間絶縁膜70は領域AR1のみならず領域AR2,AR3内にも、即ち表面50Sの全体を覆って形成されている。層間絶縁膜70には表面50Sに接しない側の表面70Sから各ソース/ドレイン領域61へ至るコンタクトホール70Hが形成されており、各コンタクトホール70H内にはそれぞれ例えば金属やポリシリコン等の導電材料から成るコンタクト65がソース/ドレイン領域61に接して充填されている。更に、層間

絶縁膜70の表面70S上にコンタクト65と接して配線66が形成されている

[0037]

次に、領域AR2内の構造を説明する。なお、両領域AR1,AR2内の構造は基本的には同じであるので既述の構成要素と同等のものには同一の符号を付す。領域AR2内において、基板50の表面50S内に所定の深さのPウエル(第2ウエル)12が形成されている。Pウエル12は上述のPウエル11よりも深く又Pウエル11とは異なる不純物プロファイルを有する。ここでは、説明の簡単のため、Pウエル12は領域AR2内の表面50S全域に渡って形成されているものとする。なお、Pウエル12はPウエル11と同様にレトログレードウエル,チャネルカット層及び閾値制御層を含んで成るが、図1等中ではこれらの詳細な図示化は省略している。

[0038]

そして、領域AR2内には、既述の領域AR1と同様に、素子分離膜51が形成されており、NMOSFET92のソース/ドレイン領域61,ゲート電極62及びゲート絶縁膜63が形成されている。更に、領域AR2内には、スペーサ64,コンタクトホール70Hを有する層間絶縁膜70,コンタクト65及び配線66が形成されている。

[0039]

特に、半導体装置1は、隣接する両領域AR1,AR2間を最短に跨ぐ領域AR3を有している。領域AR3は各領域AR1,AR2と重複する各領域を含んでおり、領域AR3内には各Pウエル11,12の一部分が配置されている。領域AR3内の表面50S内に両Pウエル11,12間に渡って(跨って)導電層(第1導電層)20が形成されている。詳細には、導電層20の一方端はPウエル11上に設けられると共に他方端はPウエル12上に設けられており、かかる導電層20により両Pウエル11,12が電気的に接続される。

[0040]

導電層20は半導体基板50の表面50Sを低抵抗化して両Pウエル11, 1 2よりも浅い領域に形成され(後述する)、両Pウエル11, 12よりも低抵抗 の(換言すれば導電性の)P型の半導体層(不純物導入層)から成る(このため 導電層20を「P型層20」とも呼ぶ)。導電層20のシート抵抗は例えば100~10kΩ/□程度である。

[0041]

なお、両Pウエル11,12に渡って形成され両Pウエル11,12を電気的に接続しうる限り、P型層20をPウエル11よりも又は両Pウエル11,12よりも深く形成しても構わない。また、ここでは、説明の簡単のため、P型層20は領域AR3内の表面50S全域に渡って形成されているものとする。

[0042]

上述の層間絶縁膜70は領域AR3内にも形成されており、表面70SからP型層20に至るコンタクトホール70H1,70H2を有している。詳細には、コンタクトホール70H1は両領域AR1,AR3が重複した領域内にP型層20を介してPウエル11と対面して形成されており、他方、コンタクトホール70H2は両領域AR2,AR3が重複した領域内にP型層20を介してPウエル12と対面して形成されている。

[0043]

そして、コンタクトホール70H1内に例えば金属やポリシリコン等の導電材料から成るから成るコンタクト(第1コンタクト)31がP型層20に接して形成されており、コンタクトホール70H2内に同様のコンタクト(第2コンタクト)32がP型層20に接して形成されている。これにより、両コンタクト31,32はP型層20を介して両Pウエル11,12に電気的に接続されている。更に、層間絶縁膜70の表面70S上に両コンタクト31,32の双方に接して配線40が形成されている。

[0044]

半導体装置1では、配線40を所定の電位に接続することによって、コンタクト31,32及びP型層20を介して、両Pウエル11,12を所定の電位に固定する。

[0045]

なお、図1等への図示化は省略するが、半導体装置1はNMOSFET91,

92と同様の関係を有するP型のMOSFET(以下「PMOSFET」とも呼ぶ)191,192を備えている。そして、PMOSFET191が形成されるN型のウエル(第1ウエル)(以下「Nウエル」とも呼ぶ)111とPMOSFET192が形成されるNウエル(第2ウエル)112とに渡って、P型層20に対応する導電層(第1導電層)120が形成されている。導電層120は両Pウエル111,112よりも低抵抗の(換言すれば導電性の)N型の半導体層(不純物導入層)から成り(このため導電層120を「N型層120」とも呼ぶ)、N型層120を介してNウエル111,112が電気的に接続される。更に、上述のコンタクト31,32と同様のコンタクト(第1コンタクト及び第2コンタクト)131,132がN型層120に接して形成されている。

[0046]

次に、図3~図11に半導体装置1の製造方法を説明するための断面図を示し、これらを参照しつつ半導体装置1の製造方法を説明する。ここでは、図1中に図示された要素 (NMOSFET91, 92等)を中心に説明する。

[0047]

まず、半導体基板50を準備する(図3参照)。そして、表面50S内に素子分離膜51を形成して(図4参照)、素子分離膜51でNMOSFET91,9 2及びP型層20を形成する領域を区画する。なお、NMOSFET91,92 及びP型層20を形成する領域内の表面50S内に例えばシリコン酸化膜から成る絶縁膜52を形成する。

[0048]

 ${
m e~V}$, ${
m 3 \times 1~0^{~12}} \sim {
m 5 \times 1~0^{~13}} / {
m c~m^2}$ の注入条件で以て閾値制御層を形成する。その後、レジスト ${
m 8~1~e}$ 除去する。

[0049]

[0050]

この後、PMOSFET191, 192を形成する領域にN型のウエル111 , 112を形成する。

[0051]

次に、ゲート絶縁膜63,ゲート電極62,エクステンション層(図示せず)及びスペーサ64を形成する(図7参照)。詳細には、ゲート絶縁膜63及びゲート電極62用の各膜を形成し、これらを所定の形状にパターニングすることによりゲート絶縁膜63及びゲート電極62を形成する。そして、NMOSFETのソース/ドレイン領域にN型のエクステンション層を形成し、又、PMOSFETのソース/ドレイン領域にP型のエクステンション層を形成する。このとき、領域AR3内の表面50S内にP型のエクステンション層29を形成するが、当該エクステンション層29の形成は省略しても構わない。その後、ゲート絶縁膜63及びゲート電極62を覆って表面50S上に絶縁膜を形成し、これを異方性エッチングするによってスペーサ64を形成する。

[0052]

次に、表面50S上にNMOSFET91,92及びN型層120に対応する

領域を開口させてレジスト83を形成し、当該レジスト83をマスクとして表面 50 S内にN型の不純物をイオン注入する(図8参照)。例えば5 ke V \sim 10 0 ke V, $1\times10^{15}\sim6\times10^{15}/c$ m 2 の条件で砒素を注入する。これにより、NMOSFET91,92の各ソース/ドレイン領域61及びN型層120を形成する。その後、レジスト83を除去する。

[0053]

続いて、表面 50 S上に PMO S F E T 19 1, 192 及び P型層 20 に対応する領域を開口させてレジスト 84 を形成し、当該レジスト 84 をマスクとして表面 50 S内に P型の不純物をイオン注入する(図 9 参照)。例えば 1 k e V 20 k e V, $1 \times 10^{15} \sim 6 \times 10^{15} / c$ m 2 の条件でボロンを注入する。これにより、PMO S F E T 19 1, 192 の各ソース/ドレイン領域及び P型層 20 のを形成する。その後、レジスト 84 を除去することにより、図 10 に示す状態の基板ないしは 半導体装置が得られる。

[0054]

次に、ゲート電極62等を覆って表面50Sの全面に層間絶縁膜70を形成し、所定の位置にコンタクトホール70H,70H1,70H2を形成する(図11参照)。その後、層間絶縁膜70の全体を覆って例えば金属やポリシリコン等の導電材料を堆積する。これにより、コンタクトホール70H,70H1,70H2内に導電材料を充填することによってコンタクト31,32,65を形成する。また、層間絶縁膜70の表面70S上に堆積した導電材料をパターニングして配線40,66を形成する。なお、コンタクト31,32,65と配線40,66とを別々の材料及び工程で形成しても構わない。以上の工程により、図1に示す半導体装置1が完成する。

[0055]

なお、NMOSFET91, 92に加えて又は変えて、領域AR1, AR2内にDRAM (Dynamic Random Access Memory) やEEPROM (Erasable and Programable Read Only Memory) 等のメモリセルを形成しても良い。そのような場合にはメモリキャパシタの形成工程が追加される。また、必要に応じて複数の配線層を形成してLSIが完成する。

[0056]

半導体装置1によれば、以下の効果を得ることができる。即ち、P型層20が両Pウエル11,12に渡って(跨って)形成されているので、両Pウエル11,12がP型層20を介して電気的に接続されている。また、コンタクト31,32はP型層20に接して配置されているので、コンタクト31,32はP型層20を介してPウエル11,12に確実に電気的に接続されている。しかも、P型層20はPウエル11,12よりも低抵抗なので、コンタクト33とPウエル11,12とが良好にオーミック接続される。従って、コンタクト31,32及びP型層20を介してPウエル11,12の電位を同時に又安定的に固定することできる。

[0057]

このとき、異なるマスクを用いて両Pウエル11,12を形成することに起因してアライメントずれが生じた場合であっても、即ち図12の断面図及び図13の平面図に示すように両Pウエル11,12が接触していない場合であっても、P型層20を介してPウエル12の電位を安定的に固定することができる。

[0058]

更に、従来の半導体層1P(図22参照)のように各Pウエル11P,12Pに対してP型層21P,22P及びコンタクト31P,32Pを設ける必要がない。更に、領域AR3内に従来の素子分離膜51BPを設けることなく、P型層20を隣接のPウエル11,12間を最短で結ぶようにP型層20が設けられている。従って、従来の半導体装置1Pと比較して、P型層20,コンタクト31,32及び配線40のレイアウト面積を小さくすることができる。これにより、半導体装置(チップ)1の全体のサイズを小さくすることができ、その結果、単位ウエハから取れる半導体装置の個数が増加し、コストを削減することができる

[0059]

更に、半導体装置1は2つのコンタクト31,32を備えるので、いずれか一方の場合と比較して、Pウエル11,12の電位を固定するためのコンタクト全体の抵抗を低減することができる。また、コンタクト31はPウエル11に対面

して配置されており、コンタクト32はPウエル12に対面して配置されている。これにより、コンタクト31を介してPウエル11の電位をより安定的に固定することができると共に、コンタクト32を介してPウエル12の電位をより安定的に固定することができる。

[0060]

<実施の形態2>

図14に実施の形態2に係る半導体装置2の断面図を示し、又、図15に半導体装置2の要部を説明するための模式的な平面図ないしはレイアウト図を示す。 なお、以下の説明では、既述の構成要素と同等のものには同一の符号を付して重 複の説明を省略する。かかる点は後述の実施の形態3等においても同様とする。

[0061]

半導体装置2の領域AR3内には既述の半導体装置1 (図1及び図2参照)と同様に両Pウエル11,12に跨るP型層20が形成されている一方、半導体装置1とは異なり領域AR3内にコンタクトホール70H2及びコンタクト32が形成されていない。即ち、領域AR3内においてコンタクト31のみがP型層20に接して配置されており、P型層20を介してPウエル11,12を電気的に接続されている。半導体装置2のその他の構成は半導体装置1と同様である。

[0062]

なお、コンタクトホール70H2を形成しない点を除いて既述の製造方法を適用して半導体装置2を製造することができる。

[0063]

半導体装置2によれば、既述の半導体装置1とは異なりコンタクト31のみがP型層に接して配置されている。このため、半導体装置1と比較して、P型層20の領域AR2内のレイアウト面積を小さくすることができる(図15及び図2を参照)ので、半導体装置の小型化、単位ウエハから取れる半導体装置の個数の増大及びコストの削減をより推進することができる。更に、P型層20上方に配線40以外の配線をも配置することができる。即ち、半導体装置1と比較して、レイアウトの自由度が向上する。

[0064]

なお、コンタクト31を例えば P ウエル11, 12の境界上に設けても構わない。また、 P ウエル11, 12が接していない場合(図12及び図13参照)における両 P ウエル11, 12間の領域上方にコンタクト31に設けても構わない(かかる場合、コンタクト31は P ウエル11, 12に対面しない)。

[0065]

なお、コンタクト31に変えてコンタクト32のみを設けても良く、かかる場合にはコンタクト31が「第1コンタクト」にあたり、Pウエル12が「第1ウエル」にあたり、Pウエル11が「第2ウエル」にあたる。

[0066]

<実施の形態3>

図16に実施の形態3に係る半導体装置3の断面図を示し、又、図17に半導体装置3の要部を説明するための模式的な平面図ないしはレイアウト図を示す。

[0067]

半導体装置3の領域AR3内には既述の半導体装置1 (図1及び図2参照)と同様に両Pウエル11,12に跨るP型層20が形成されている一方、半導体装置1とは異なり領域AR3内にコンタクトホール70H1,70H2及びコンタクト31,32がいずれも形成されていない。

[0068]

特に、半導体装置3では、領域AR1内の領域AR4内の表面50S内にPウエル11に接して導電層(第2導電層)21が形成されている。なお、導電層21はPウエル11上に設けられているがPウエル12には接していない。導電層21は領域AR4内の表面50Sを低抵抗化してPウエル11よりも浅い領域に形成され、Pウエル11よりも低抵抗の(換言すれば導電性の)P型の半導体層(不純物導入層)から成る(このため導電層21を「P型層21」とも呼ぶ)。導電層21のシート抵抗は例えば100~10kΩ/口程度である。

[0069]

なお、Pウエル11に接する限り、P型層21をPウエル11よりも深く形成しても構わない。また、ここでは、説明の簡単のため、P型層21は領域AR4内の表面50S全域に渡って形成されているものとする。

[0070]

更に、領域AR4内の層間絶縁膜70に表面70SからP型層21へ至るコンタクトホール70H3が形成されており、コンタクトホール70H3内に既述のコンタクト31,32等と同様のコンタクト(第1コンタクト)33がP型層21に接して形成されている。更に、層間絶縁膜70の表面70S上にコンタクト33と接して配線43が形成されている。半導体装置3のその他の構成は半導体装置1と同様である。

[0071]

なお、P型層21, コンタクトホール70H3, コンタクト33及び配線43をP型層20, コンタクトホール70H, コンタクト31及び配線40と同様に 形成することによって、既述の製造方法を適用して半導体装置3を製造することができる。

[0072]

半導体装置3によれば、以下の効果を得ることができる。即ち、コンタクト33とPウエル11とをP型層21を介して確実にオーミック接続することができるので、Pウエル11の電位を安定的に固定することができる。このとき、両Pウエル11,12の接触/非接触に関わらず、P型層20を介してPウエル12の電位を安定的に固定することができる。

[0073]

更に、P型層20に対してコンタクトを設ける必要が無い。このため、既述の 半導体装置1,2と比較して、P型層20のレイアウト面積を更に小さくするこ とができる(図17,図2及び図15を参照)ので、半導体装置の小型化、単位 ウエハから取れる半導体装置の個数の増大及びコストの削減をより推進すること ができる。このとき、配線40(図1参照)をP型層20付近に設ける必要が全 く無いので、P型層20上方に他の配線を配置することができる。即ち、半導体 装置1,2と比較して、レイアウトの自由度がいっそう向上する。

[0074]

なお、P型層20及びコンタクト33をPウエル12に対して設けても良く、 かかる場合にはPウエル12が「第1ウエル」にあたり、Pウエル11が「第2 ウエル」にあたる。

[0075]

<実施の形態4>

図18に実施の形態4に係る半導体装置4の断面図を示す。半導体装置4は基本的に既述の半導体装置3(図16参照)と同様の構造を有するが、半導体装置3のP型層(導電層)20,21,ソース/ドレイン領域61及びゲート電極62に変えて、(第1)導電層20B,(第2)導電層21B,ソース/ドレイン領域61B及びゲート電極62Bを備える。既述のP型層(導電層)20,21,ソース/ドレイン領域61及びゲート電極62は単一の材料(シリコン)から成るのに対して、導電層20B,21B,ソース/ドレイン領域61B及びゲート電極62BはそれぞれPウエル11,12と同じ導電型であるP型の半導体層(不純物導入層)と、基板50の材料(ここではシリコン)と金属との化合物層とを含んで成る。上記金属として例えばTi,Ni,Co等が適用可能であり、このとき上記化合物はいわゆるシリサイドにあたる。

[0076]

詳細には、(第1)導電層20B及び(第2)導電層21Bは、基板50の表面50S内に形成されたシリサイド層(化合物層)20bと、当該シリサイド層20bに接するシリコン層20aとで構成される。シリコン層20aはP型層20,21と同様にPウエル11,12よりも低抵抗のP型の半導体から成る。

[0077]

ここでは、シリコン層20aの全体がシリサイド層20bよりも表面50Sから深い位置に形成されている場合を説明するが、シリコン層20aが表面50S内においてシリサイド層20bを取り囲んで形成されていても、換言すればシリコン層20a内にシリサイド層20bが形成されていても構わない。なお、半導体装置4では導電層21Bのシリサイド層21bに接してコンタクト33が配置される。

[0078]

ソース/ドレイン領域61Bは、基板50の表面50S内に形成されたシリサイド層61bと、当該シリサイド層61bに接するシリコン層61aとで構成さ

れる。なお、シリコン層 6 1 a は既述のソース/ドレイン領域 6 1 と同様の材料から成る。また、ゲート電極 6 2 B は、基板 5 0 の表面 5 0 S 上に形成されたシリコン (例えばポリシリコン)層 6 2 a と、シリコン層 6 2 a 上に基板 5 0 と共にシリコン層 6 2 a を挟んで形成されたシリサイド層 6 2 b とで構成される。なお、半導体装置 4 の他の構成は半導体装置 3 と同様である。

[0079]

次に、図19及び図20に半導体装置4の製造方法を説明するための断面図を示し、これらを参照しつつ半導体装置4の製造方法を説明する。まず、既述の製造方法等を用いて図10に示す状態の基板ないしは半導体装置を準備する。ここではゲート電極62はポリシリコンから成るものとする。

[0080]

次に、P型層20,21等を覆って表面50S上にTi,Ni,Co等の金属膜67を形成する(図19参照)。続いて、熱処理を施すことによって、金属膜67と当該金属膜67に接するシリコンから成るP型層20,21等との間でシリサイド反応を生じさせる。これにより、P型層20,21がシリサイド化してシリサイド層20b,61b,62bが形成される。このとき、各層20,21,61,62の残存した部分がシリコン層20a,61a,62aを成す。かかる工程により、導電層20B,21B,ソース/ドレイン領域61B及びゲート電極62Bが形成される。その後、金属膜67の未反応部分を除去する(図20参照)。なお、表面50S上にシリサイドを堆積することによシりリサイド層20bを形成し、これによって表面50Sを低抵抗化することも可能である。

[0081]

その後、既述の製造方法等を用いて層間絶縁膜70,コンタクト33,65及び配線43,66を形成することによって、図18の半導体装置4が完成する。

[0082]

半導体装置4によれば、導電層20B,21Bがシリサイド層20b(半導体と金属との化合物)を含むので、P型層20,21よりも抵抗を大幅に低減することができる。従って、半導体装置3と比較してより安定的にPウエル11,12の電位を固定することができる。なお、半導体装置3のP型層20,21のい

ずれか一方のみを導電層20B又は21Bに変えても上述の効果を得ることができる。また、導電層21BはPウエル11よりも低抵抗なので、Pウエル11とコンタクト33とを良好にオーミック接続することができる。

[0083]

<実施の形態4の変形例1>

なお、図21の断面図に示す半導体装置5のように半導体装置1のP型層(導電層)20等に変えて上述の導電層20B等を適用しても良い。このとき、導電層20Bのシリサイド層20bに接してコンタクト31,32が配置される。半導体装置5によっても、Pウエル11,12の電位を安定的に固定することができるし、Pウエル11,12とコンタクト31,32とを良好にオーミック接続することができる。同様に、半導体装置2のP型層(導電層)20等に変えて導電層20B等を適用しても構わない。

[0084]

<実施の形態4の変形例2>

また、導電層20B,21B,ソース/ドレイン領域61B及びゲート電極62Bの全体をシリサイド(化合物層)で以て構成しても良く、半導体装置4と同様の効果を得ることができる。

[0085]

一般的にシリサイドはシリコンよりも低抵抗であるので、P型層20,21よりも高抵抗のPウエル11,12又は基板50をシリサイド化しても低抵抗の導電層20B,21Bを形成することができる。即ち、半導体装置5の製造工程では予めP型層20,21を形成する必要が無い。かかる点に鑑みれば、導電層20,21のシリサイド部分の原料となるシリコンは不純物がドーピングされていなくても構わない。

[0086]

<実施の形態1~4の共通の変形例1>

なお、2つのPウエル11, 12が同じ不純物プロファイルを有する場合であっても、導電層20,21による既述の効果が発揮される。

[0087]

<実施の形態1~4の共通の変形例2>

また、上述の各半導体装置において導電型を反対にしても、即ちN型とP型とを互いに入れ替えても、既述の各半導体装置と同様の効果が得られる。

[0088]

【発明の効果】

(1)請求項1に係る発明によれば、第1ウエルと第2ウエルとが第1導電層を介して電気的に接続されているので、第1コンタクトを介して第1ウエルの電位を固定することによって第2ウエルの電位を固定することができる。換言すれば第1コンタクトによって第1ウエル及び第2ウエルの電位を同時に固定することができる。このとき、第1ウエルと第2ウエルとの接触/非接触に関わらず、第1導電層を介して第2ウエルの電位を安定的に固定することができる。

[0089]

更に、当該半導体装置によれば、第1ウエル及び第2ウエルのそれぞれに対して導電層及びコンタクトを設ける必要がない。このため、第1ウエル及び第2ウエルのそれぞれに対して導電層及びコンタクトを設けた従来の半導体装置と比較して、第1ウエル及び第2ウエルの電位を固定するための要素のレイアウト面積を小さくすることができる。特に、隣接する第1ウエルと第2ウエルとの間を最短に結ぶように第1導電層を設けることによって、上述のレイアウト面積を大幅に削減することができる。従って、半導体装置(チップ)の全体のサイズを小さくすることができ、その結果、単位ウエハから取れる半導体装置の個数が増加し、コストを削減することができる。

[0090]

このとき、第1導電層に接するコンタクトを第1コンタクトのみとすることによって、第1導電層付近に、第1ウエル及び第2ウエルの電位を固定するための配線以外の配線を配置することができる。即ち、第1導電層に接して複数のコンタクトを設ける場合と比較して、レイアウトの自由度が向上する。

[0091]

(2)請求項2に係る発明によれば、第1コンタクトは第1導電層を介して第 1ウエルと確実に電気的に接続することができるので、第1ウエル及び第2ウエ

2 3

ルの電位を安定的に固定することができる。

[0092]

(3) 請求項3に係る発明によれば、第1コンタクトのみの場合と比較して、 第1ウエル及び第2ウエルの電位を固定するためのコンタクト全体の抵抗を低減 することができる。

[0093]

(4)請求項4に係る発明によれば、第1コンタクトは第1導電層を介して第1ウエルと近接し、第2コンタクトは第2導電層を介して第2ウエルと近接する。これにより、第1コンタクトを介して第1ウエルの電位をより安定的に固定することができると共に、第2コンタクトを介して第2ウエルの電位をより安定的に固定することができる。

[0094]

(5) 請求項5に係る発明によれば、第1コンタクトと第1ウエルとを第2導電層を介して確実に電気的に接続することができるので、第1ウエルの電位を安定的に固定することができる。このとき、第1ウエルと第2ウエルとの接触/非接触に関わらず、第1導電層を介して第2ウエルの電位を安定的に固定することができる。

[0095]

このとき、第1導電層に対してコンタクトを設ける必要性を無くすることができる。このため、第1導電層に対してコンタクトを設ける場合と比較して第1導電層のレイアウト面積を小さくすることができるので、半導体装置の小型化、単位ウエハから取れる半導体装置の個数の増大及びコストの削減を図ることができる。更に、第1導電層に接続されるコンタクト用の配線を第1導電層付近に設ける必要が全く無いので、第1導電層付近に他の配線を配置することができる。即ち、レイアウトの自由度がいっそう向上する。

[0096]

(6)請求項6に係る発明によれば、第1導電層に確実に導電性を付与することができる。特に、第1導電層が化合物層を含むことによって、第1導電層の抵抗を大幅に低減することができ、第1導電層が不純物導入層のみから成る場合と

比較してより安定的に第1ウエル及び第2ウエルの電位を固定することができる

[0097]

(7)請求項7に係る発明によれば、ウエルとコンタクトとを良好にオーミック接続することができる。

[0098]

(8) 請求項8に係る発明によれば、第2導電層に確実に導電性を付与することができる。特に、第2導電層が化合物層を含むことによって、第2導電層の抵抗を大幅に低減することができ、第2導電層が不純物導入層のみから成る場合と比較してより安定的に第1ウエル及び第2ウエルの電位を固定することができる

[0099]

(9)請求項9に係る発明によれば、ウエルとコンタクトとを良好にオーミック接続することができる。

[0100]

(10)請求項10に係る発明によれば、第1ウエルと第2ウエルとは異なる不純物プロファイルを有するので、一般的に第1ウエルと第2ウエルとは異なるマスクを用いて別々の工程で形成される。このとき、異なるマスクを用いることに起因してアライメントずれが生じ第1ウエルと第2ウエルとが接しない形態に形成された場合であっても、上述の(1)乃至(9)のいずれかの効果を得ることができる。

【図面の簡単な説明】

- 【図1】 実施の形態1に係る半導体装置の断面図である。
- 【図2】 実施の形態1に係る半導体装置の要部を説明するための模式的な 平面図である。
- 【図3】 実施の形態1に係る半導体装置の製造方法を説明するための断面 図である。
- 【図4】 実施の形態1に係る半導体装置の製造方法を説明するための断面 図である。

- 【図5】 実施の形態1に係る半導体装置の製造方法を説明するための断面 図である。
- 【図6】 実施の形態1に係る半導体装置の製造方法を説明するための断面 図である。
- 【図7】 実施の形態1に係る半導体装置の製造方法を説明するための断面 図である。
- 【図8】 実施の形態1に係る半導体装置の製造方法を説明するための断面 図である。
- 【図9】 実施の形態1に係る半導体装置の製造方法を説明するための断面 図である。
- 【図10】 実施の形態1に係る半導体装置の製造方法を説明するための断面図である。
- 【図11】 実施の形態1に係る半導体装置の製造方法を説明するための断面図である。
 - 【図12】 実施の形態1に係る半導体装置を説明するための断面図である
- 【図13】 図12に示す半導体装置の要部を説明するための模式的な平面 図である。
 - 【図14】 実施の形態2に係る半導体装置の断面図である。
- 【図15】 実施の形態2に係る半導体装置の要部を説明するための模式的な平面図である。
 - 【図16】 実施の形態3に係る半導体装置の断面図である。
- 【図17】 実施の形態3に係る半導体装置の要部を説明するための模式的な平面図である。
 - 【図18】 実施の形態4に係る半導体装置の断面図である。
- 【図19】 実施の形態4に係る半導体装置の製造方法を説明するための断面図である。
- 【図20】 実施の形態4に係る半導体装置の製造方法を説明するための断面図である。

特2000-217106


- 【図21】 実施の形態4の変形例1に係る半導体装置の断面図である。
- 【図22】 従来の半導体装置の断面図である。
- 【図23】 従来の半導体装置の要部を説明するための模式的な平面図である。
 - 【図24】 従来の半導体装置の製造方法を説明するための断面図である。
 - 【図25】 従来の半導体装置の製造方法を説明するための断面図である。
 - 【図26】 従来の半導体装置の製造方法を説明するための断面図である。
 - 【図27】 従来の半導体装置の製造方法を説明するための断面図である。
 - 【図28】 従来の半導体装置の製造方法を説明するための断面図である。
 - 【図29】 従来の半導体装置の製造方法を説明するための断面図である。
 - 【図30】 従来の半導体装置を説明するための断面図である。
 - 【図31】 従来の他の半導体装置の断面図である。
- 【図32】 従来の他の半導体装置の要部を説明するための模式的な平面図である。

【符号の説明】

1~5 半導体装置、11 Pウエル(第1ウエル)、12 Pウエル(第2ウエル)、20 P型層(第1導電層)、20B (第1)導電層、20a シリコン層(不純物導入層)、20b シリサイド層(化合物層)、21 P型層(第2導電層)、21B (第2)導電層、31,33 コンタクト(第1コンタクト)、32 コンタクト(第2コンタクト)、50 半導体基板、50S表面、111 Nウエル(第1ウエル)、112 Nウエル(第2ウエル)、120 N型層(第1導電層)、131 コンタクト(第1コンタクト)。

【書類名】 図面

【図1】




50:半導体基板 1:半導体装置 20:P型層(第1導電層) 50S:表面


11:Pウエル(第1ウエル) 31:(第1)コンタクト

12:Pウエル(第2ウエル) 32:(第2)コンタクト


【図2】




【図3】




【図4】









【図6】




【図7】




【図8】




【図9】




【図10】




【図11】




【図12】



【図13】




【図14】




2:半導体装置

【図15】




【図16】




1 0

m|


【図17】



【図18】




【図19】




67:金属膜

【図20】




【図21】


<u>5</u>




【図22】




【図23】




【図24】




【図25】



【図26】




【図27】




2 1


【図28】




【図29】




【図30】



【図31】



【図32】



【書類名】 要約書

【要約】

【課題】 ウエルの電位を安定的に固定すると共に上記電位を固定するための要素のレイアウト面積を縮小する。

【解決手段】 半導体基板50の表面50S内に不純物プロファイルが異なるPウエル11,12が隣接して形成されている。表面50内にPウエル11,12に跨って、Pウエル11,12よりも低抵抗のP型層20が形成されており、両Pウエル11,12はP型層20を介して電気的に接続される。層間絶縁膜70に形成された各コンタクトホール70H1,70H2内に各コンタクト31,32がP型層20に接して充填されている。コンタクト31,32は配線40に接続されている。配線40を所定の電位に接続することによって、コンタクト31,32及びP型層20を介して両Pウエル11,12を所定の電位に固定する。

【選択図】 図1

特2000-217106

出願人履歴情報

識別番号

[000006013]

1. 変更年月日

1990年 8月24日

[変更理由]

新規登録

住 所

東京都千代田区丸の内2丁目2番3号

氏 名

三菱電機株式会社